|
很热闹的帖子，所以也忍不住想说两句了，前面的回帖不是我发的，呵呵因为我的cmos帐号是有3个人合用的， 1:谈到改的问题。 其实Layout工程师应该是接受前端硬件工程师的任何修改，即便有的时候已经完全做完了，其实没什么，改就改呗， 因为公司为你的劳动是付出薪水的，8年前的时候，我接的日本denso的手机板layout的时候，开始进行布局布线的时候， 原理图还没做完，意思是原理图设计和layout是同步的，等我做完layout的时候，其中经历了原理图的8次大改， 有的时候早上还在layout这一块，下午可能要全部改掉，大家也知道手机板的密度，一个小的原理图修改，可能意味着很大的改动。没办法，我后来已经麻木了，在没有得到新的修改指示的情况下，必须按照既定的方向往下做。 也从那一次我也对修改不再抵触了，我为修改多花数天的时间，但客户同样会支付费用的。 2：谈到时间的问题。 不可否认，Layout会当仁不让的成为project压缩时间的部分，前端硬件工程师磨洋工不太容易看出来，他们也许花了3周来做1周能做完的工作，而往往会要求layout工程师用1周完成2周的工作。其实这是不平等的。但是主动权掌握在你手里啊。毕竟layout工程师也是项目的组成部分，所以layout工程师本身对项目Layout时间最有发言权了。所以，我从来不认可别人对我的layout时间预定，我会提出自己的日程。如果项目主管要求你加班，你同样也可以要求前端工程师也要加班，这才有合理性，至少你的抗议还是要有的。此外主动权掌握在你手里。你可以决定这个项目花多少时间Layout完，做的累点，还是相对轻松点，还是靠自己把握的。 在项目上要有自己的发言权，只是必须的，否则你会被忽略，甚至你会成为硬件工程师的替罪羊。 3：关于layout人员是否需要学习原理图设计，仿真等 我个人觉得没有必要，当然你从更好的理解layout的角度，可以从兴趣的角度去学，或者你准备转行去做Si工程师或者硬件工程师。所以Layout人员没有承担板子性能的义务，他只要实现不要短路，断路，各类禁止区域是否守住等等就可以了，不需要考虑emi等问题，当然关于模拟电路layout,必须是和原理图工程师相互动才能做好此部分的layout,比如了解电流流向大小等，而layout工程师本身没有义务去理解这些电路，而有义务和原理图工程师互动来了解layout规则的相关指示，不过很可惜非常多的情况，都是原理图工程师太菜，甚至他的那部分模拟电路本来就是抄来的，他很难在Layout规则方面给你先建设性的指导。于是往往layout工程师就成为了此类性能不佳的替罪羊了。这里的layout规则很可能是各个器件放置的先后顺序，换层时候的,via的个数，密度，线幅间距等。 经过长时间的ｌａｙｏｕｔ的积累，在不了解原理的情况下，ｌａｙｏｕｔ工程师会积累些实践经验。依靠经验和前端硬件工程师，ｓｉ工程师完成一个好的设计。 ４：关于ｌａｙｏｕｔ前途渺渺的问题。
其实这个是困惑着每个人的问题。不过我个人觉得ｌａｙｏｕｔ挺好，如果能掌握熟了，在未来的日子里工作上会比较省力，至少你可以靠这个有个稳定的饭碗。关于其他类的技术工作，比如硬件工程师，测试的或者ｓｉ等等，其实都差不多的。技术学到一定程度，都会有一种到尽头的感觉，要么是厌倦，要么觉得没有挑战了，这对各行各业都会出现类似的情况，不仅仅限于ｌａｙｏｕｔ。说个我身边的例子，我的同学是做ａｓｉｃ ｌａｙｏｕｔ的，在那个领域他做了６年，还在美国硅谷待了１年多，所以后来ｉｎｔｅｌ也要挖他去做Ｌａｙｏｕｔ，薪水是１５ｋ以上了，他没去，他想做原理图设计，所以后来他放弃了高薪，重新开始，学的还很累，可能每个人的价值观不同。如果是纯粹是一口饭，那还是安心的做ｌａｙｏｕｔ吧，如果是兴趣爱好在某方面，那要尽可能早的转行，不要在不合适的领域工作太久，否则自己也不安心。
所以觉得自己不喜欢，就早点不做，去做喜欢的，如果选择做了，或者只是自己唯一能找到的相对好的工作，那就好好做好它，因为你要靠这个吃饭啊。
| 
发表于 2006-8-19 13:53:00
楼主