powerlogic原理图问题

csg8396 · 发表于 2010-1-8 10:31:00

在PADS中的powerlogic中画原理图时发现一个问题，

就是没有像ORCAD中一样检查原理图。

csg8396 · 发表于 2010-1-8 10:33:00

难道就不用检查原理图吗？怎样确定在POWERLOGIC中画原理图就是正确的呢？

请高手指点。谢谢了！

A_zhen · 发表于 2010-1-8 13:28:00

就是

想办法在PADS LAYOUT 里画出没有信号的空线段trace，注意不是无网络的SHAPE

试试看

spaboy · 发表于 2010-6-21 19:01:15

谢谢楼主分享！谢谢楼主分享！谢谢楼主分享！谢谢楼主分享！

zhangsbo · 发表于 2010-10-5 15:35:58

要通过与PCB同步来检查，有网络端口的要显示出页符来，没页符的可能就是没连结的网络了，这确实不方便，还是ORCAD好

luchenfeng · 发表于 2010-10-6 15:27:22

好像没有检查的
不方便

		自动登录	找回密码
密码			注册