PCB论坛网

 找回密码
 注册
查看: 720|回复: 0

Altium的bug? 在隔壁看到的,试着做了下,真会报错,按照Altium的要求是没有问题的

[复制链接]
发表于 2017-1-22 15:32:50 | 显示全部楼层 |阅读模式
这是帖子的原文,照着做了下,编译报错,屏蔽后更新到PCB,有些网络更新不上去(网络名重复),觉得这就是Altium的bug,大家看看。。
   感觉在层次原理图的时候,默认情况下,网络标号作用域在本幅原理图,因此其它原理图中的同名网络标号和本图
    Altium编译原理图,网络名应该在后台自动加上它所属的域 例如right.schdoc在Top层被引用(实例化)为原理图符号Right Side
那么编译时它里面的所有网络标号应该生成为 Right side.XXX 的形式

大家好,

有人可以做出以下的效果嗎?

不管我怎麼選  Net Identifier Scope -> Hierarchical

C1,C2 永遠都會出現  Duplicate Net Names Wire C1, Duplicate Net Names Wire C2

這是不是有Bug?
原文在這 http://  techdocs.altium.com/display/ADOH/Connectivity+and+Multi-Sheet+Design



本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

x
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )

GMT+8, 2024-6-26 14:48 , Processed in 0.133245 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表