[求助]verify design问题

ituoop

为什么检查间距错误的时候那么多的局部检查出错，应该不是电气问题，局部出错到底是什么原因？有什么办法清除这些错误？应该有什么参数的设置能够消除它！谢谢各位的帮助！

WDLIN

贴个图出来看看.

paulzhou618

打开verify design，然后点击Setup,把你要求检测勾上，即可！如果还是不行的话，你看看你的规则设置情况！是不设置规则！