[求助]powerlogic中如何做DRC，象Protel中一样

onebyte · 发表于 2008-8-21 11:54:00

从Protel转用PowerLogic一个星期，结果一头雾水。

（1）不知PowerLogic中如何绘制层次电路图？

（2）不知PowerLogic中在连线完毕后，如何做DRC校验，以防漏脚或其它错误？

请各路闪客帮一下忙啊！

onebyte · 发表于 2008-8-21 12:58:00

第1个问题已经解决，方法可以用层级符号元件（在Part Editor中有相应的向导）。但对于第二个问题依然困惑中

onebyte · 发表于 2008-8-21 13:34:00

第二个问题也解决了，还是自己用的不精

27ing · 发表于 2008-8-21 17:27:00

[em17]  版主能帖个帖来解说其中的奥妙吗   再顶你一个[em17]

		自动登录	找回密码
密码			注册