铺铜问题

wwjh · 发表于 2008-10-16 09:27:00

附件中两个powerpcb5.0文件，第一个有个两根线中间的区域无法铺铜，在第二个可以发现，只要右边那根线往右边拐一点，也可以铺铜。

不知道什么问题，请各位指正。

[此贴子已经被作者于2008-10-17 8:36:44编辑过]

qiuqingjie · 发表于 2008-10-16 13:14:00

这跟你的设计规则有关啦！你看看你的设计规则选项里的（安全间距）查看（T走线与C铜皮之间的安全间距）连不上说明你设的安全间距与实际走线设大了，为了防止安全间距和设计验证在布线时：把DRP打开！

[em05]

wwjh · 发表于 2008-10-16 17:07:00

不是这个原因吧？

蓝蓝的云 · 发表于 2008-10-16 20:55:00

１我画了一张图纸已导过PCB了要设计两层板怎么才知道那些原件放在底层和顶层呀和线路走底层那些走顶层呀

２设计验证的安全间距和连通性出了问题怎么修改

请教各大师帮忙

wwjh · 发表于 2008-10-17 08:37:00

请看附件

yewei229 · 发表于 2008-10-17 23:53:00

我是说怎么用allegro打不开呢

原来是用其他软件画的

wwjh · 发表于 2008-10-22 23:46:00

[em06]     没人能解决下吗？

		自动登录	找回密码
密码			注册

求助设计验证的安全间距和连通性出了问题怎么修改