[分享]powerpcb 问题收集答疑

blackbegger

以下是引用xfcy在2008-1-23 12:56:00的发言：

1.内层分割，楼主画 的第2个图可以定义铺铜的优先级，net1 net3没有交叉可定义为同一级别，net2要低一级别，行pour manager 里面的flood ，3个网络全部OK，我是想问这样做和内层分割有什么不同。

2.有的网络要差分走线，比如说USB的 D+，D-，我是想问怎么实现差分走线。

差分线的定义和走线，网上有很多资料啊，而且都比较详细，按照步骤做就可以了，多练习几次，详细的操作恐怕很难说清楚，看我有空了，发个视频上来

merry

我尝试了很多次，都不能成功.并且我也确定元件的封装都指定对了.只是因为PCB封装做好后pin脚存不到字母加数字的，而原理图里的IC Pin脚又是字母加数字的。所以import到PCB去的时候都会提示找不到这个元件。现在也很无奈的只能在原理图里把这些IC的Pin改为数字的.

但我觉得不可能这个是唯一的解决办法.太耗时间了。几百个pin啊!

而且很奇怪的一点:我以前用PADS2005,和PowerPCB4.0的时候,也做过BGA的元件，当然，原理图里此IC的pin定义都是用的字母加数字的，但都可以成功import.为什么现在就不行了呢?

难道软件版本升级会出现这样的问题??

xfcy

楼主好人哪。

blackbegger

以下是引用merry在2008-1-23 13:39:00的发言：

我尝试了很多次，都不能成功.并且我也确定元件的封装都指定对了.只是因为PCB封装做好后pin脚存不到字母加数字的，而原理图里的IC Pin脚又是字母加数字的。所以import到PCB去的时候都会提示找不到这个元件。现在也很无奈的只能在原理图里把这些IC的Pin改为数字的.

但我觉得不可能这个是唯一的解决办法.太耗时间了。几百个pin啊!

而且很奇怪的一点:我以前用PADS2005,和PowerPCB4.0的时候,也做过BGA的元件，当然，原理图里此IC的pin定义都是用的字母加数字的，但都可以成功import.为什么现在就不行了呢?

难道软件版本升级会出现这样的问题??

能不能把导入网表后弹出那个文件（ECO.ERR)的内容拷贝上来看看，注意，pcb库里面改器件的part type必须和原理图里面该器件的一致哦

merry

那个eco.err的内容是说:每一个信号的连接必须要有不少于两个的网络.所以只有一个讯号的网络全部删除掉了.______当然,删除的全部都是BGA IC连接出来的信号，因为这个IC在PCB库里找不到。

因为我一直改元件，后面把IC PIN改为数字的就OK了。所以,那个错误的文件我也就没有了。但意思就是我上面说的，可以肯定是IC PIN脚定义的问题.

再请教LZ一个问题.关于两个文件同步的:

比如现在我手头有一个原理图文件,DRC, Create Netlist都OK.我还有一个PCB文件,此PCB文件里的元件,布线什么的基本上跟我此原理图很相似，但他们的命名不一样，以及网络名也有些不一样，比如在原理图里叫U1,在PCB里面是叫7300.当然元件,封装以及接线都是对应的,也就是说哪个元件出来该接什么讯号是相同的。这样的情况下，该用什么命令或者说怎么做才可以很好的让这两个文件同步起来呢?

谢谢你的回答!

blackbegger

以下是引用merry在2008-1-24 8:41:00的发言：

那个eco.err的内容是说:每一个信号的连接必须要有不少于两个的网络.所以只有一个讯号的网络全部删除掉了.______当然,删除的全部都是BGA IC连接出来的信号，因为这个IC在PCB库里找不到。

因为我一直改元件，后面把IC PIN改为数字的就OK了。所以,那个错误的文件我也就没有了。但意思就是我上面说的，可以肯定是IC PIN脚定义的问题.

再请教LZ一个问题.关于两个文件同步的:

比如现在我手头有一个原理图文件,DRC, Create Netlist都OK.我还有一个PCB文件,此PCB文件里的元件,布线什么的基本上跟我此原理图很相似，但他们的命名不一样，以及网络名也有些不一样，比如在原理图里叫U1,在PCB里面是叫7300.当然元件,封装以及接线都是对应的,也就是说哪个元件出来该接什么讯号是相同的。这样的情况下，该用什么命令或者说怎么做才可以很好的让这两个文件同步起来呢?

谢谢你的回答!

把pcb里面的7300的ref通过eco模式 改为U1,

merry

[em04]感觉我总是不能很清楚的表达自己的意思.

我想要的这种同步是:可以让我现有PCB文件已布好的部分可以保持不变。

因为我现在ECO过去元件都是跑一堆去了.线也已经没有,只剩鼠线.跟我import一个新的PCB文件一样.这不是我要的结果。

blackbegger

以下是引用merry在2008-1-24 10:36:00的发言：

[em04]感觉我总是不能很清楚的表达自己的意思.

我想要的这种同步是:可以让我现有PCB文件已布好的部分可以保持不变。

因为我现在ECO过去元件都是跑一堆去了.线也已经没有,只剩鼠线.跟我import一个新的PCB文件一样.这不是我要的结果。

我知道你所说的意思，原理图和pcb的器件名字一样，decal也对，除非时网路名字改了，要不走线时不会丢的

[此贴子已经被作者于2008-1-24 12:48:47编辑过]

xfcy

有同事做了个小板，在阻焊层画铜，是想把铜皮露出来做焊盘用的，但是板厂却没把铜做出来，有时在阻焊层画粗一点2D线板厂也把铜皮露出来（铺过铜的），请问板厂根据什么露出铜还是不露，还是不上铜的？

blackbegger

以下是引用xfcy在2008-1-24 13:45:00的发言：
有同事做了个小板，在阻焊层画铜，是想把铜皮露出来做焊盘用的，但是板厂却没把铜做出来，有时在阻焊层画粗一点2D线板厂也把铜皮露出来（铺过铜的），请问板厂根据什么露出铜还是不露，还是不上铜的？

露铜的区域是做在soldmask层的（分soldmasktop soldmaskbot）不论是铜皮还是2dline 、text。。。。只要放在sold层，就是要露铜的，top层想露铜 就要把区域放在soldmasktop，bottom层要放在soldmaskbottom，不要放错层了，像你说的“把铜皮露出来做焊盘用的，但是板厂却没把铜做出来，”这种情况，先确认自己放的层是否正确，出的gerber是否正确

关键是gerber的正确，板厂是按gerber做板的，如果都没有问题，那就是板厂的问题了，不过根据我的经验，板厂出错的几率很小，除非板厂很烂很烂很烂，，，，如果让你们碰上了，你们就可以买彩票了，呵呵