阻抗匹配的问题

阿鸣

这样的叠层设计对于阻抗控制的确比较困难，必须采用不同线宽或厚度来达到设计要求，但是通常频率的信号对阻抗的要求并不是很苛刻，阻抗50~60影响不是很大。
Top-----------------基铜0.68mils，电镀1.3mils，线宽8mils
介质1--------------常数4.4，厚度2mils
Mid1----------------沉铜0.68mils，线宽5mils
介质2--------------常数4.4，厚度3.2mils
Gnd-----------------沉铜0.68mils
介质3--------------常数4.4，厚度4mils
Mid2----------------沉铜0.68mils，线宽5mils
介质4--------------常数4.4，厚度-------------------------------------
Mid3----------------沉铜0.68mils，线宽5mils
介质5--------------常数4.4，厚度4mils
Vcc-----------------沉铜0.68mils
介质6--------------常数4.4，厚度3.2mils
Mid4----------------沉铜0.68mils，线宽5mils
介质7--------------常数4.4，厚度2mils
Bottom------------基铜0.68mils，电镀1.3mils，线宽8mils
注意：
1.表层和底层的阻抗57欧姆，线宽8mils，加大线宽或增加电镀厚度可降低阻抗，但设计中不一定可行。
2.其余的内层信号走线阻抗为50欧姆，但线宽为5Mils。
3.介质1和介质7只考虑为2mils的厚度，这要看PCB厂商能提供什么厚度的固化片，不一定可行，增加厚度表层阻抗提高，比如3mils时表层阻抗为61.8mils。
4.表层信号和Mid1及Mid4的距离较近，务必考虑到串扰情况，层间避免平行线。
5.表层的阻抗偏大，尽可能少走线。
6.介质4的厚度不影响各信号阻抗，没有给出具体的数值是为了满足板子厚度要求，尽可能大些，因为Mid2和Mid3为主走线层，加大它们的间距有利于减少串扰。
7.我是根据HyperLynx软件计算出来的大致结果，不同软件计算出来的结果基本相同，误差在+/-1欧姆以内。

[此贴子已经被作者于2003-2-26 11:58:09编辑过]

FangYuan

谢谢总斑竹，我去问问制版厂是否可以加工。

据你的了解，哪个制版厂可以做这样的扳子？或者说哪个制版厂能力强、质量好、价格合理。

在我的PCB中，表层走的线比较多，因为BGA-456芯片的很大一部分要用用表层的线引出。考虑高频信号尽量少打孔，表层线就比较多。
而且如果引出后就打孔到中间层，BGA其它管脚的线需要不断绕行。
如果板在子面积有限，孔多了走线的地方就少了。

表层电阻大，尽量少走线的原因可以具体分析一下吗？或者说大到多少，就不易走哪些频率的线了。有一定的依据，以后我们就可以少走一些弯路。

谢谢！

阿鸣

国内的PCB板厂的情况我不了解，你可以在工艺制程版问问
表层走线离参考平面比较远，再加上中间还隔了一层信号层
干扰较强，阻抗偏高，EMI会相对显著，
但也并没有一个明确的界限说多少频率就不能走外层。一切要按照实际设计要求取舍。
外层走线也有好处，比如：信号传播快，无须打过孔等。
但对于象这种非典型的8层板设计，外层是非理想信号层（理想的走线层是紧邻GND平面），这时无论是回流、本身阻抗控制，还是对外电磁辐射都有问题，所以尽可能让一些重要的信号少走外层。

FangYuan

谢谢。我去工艺问问。

DDRAM的条子，标称达到333MHZ，是不是一般计算机不关心EMI，所以他们才敢走表层。

FangYuan

是否可以理解为333MHZ以下的频率，对于走哪个层，关系不是很大。

如果不走表层，那么就要增加至少2层GND作为表层。
如果信号层紧邻GND设计，需要增加不少层呢（如果走线复杂的话），层多了带来2个问题：
1。  成本高
2。  加工难度大，层多了，厚度增加了，许多精度不好保证。

“无知者无畏”——太有道理了。我以前没有想过这些，现在才发现要考虑的东西很多。
有什么中文资料（最好是由浅入深的）提供我们看看吗？一定是英文的也可以。
我的EMAIL：huosongrou@sohu.com，如果是实物书本，我想在北京买书还是比较方便的，我可以到书店去买。

先谢谢了。

阿鸣

1.DDR333的内存，其实时钟频率就是166MHz，而设计规范上就要求Clock必须走内层
2.通常DDR的条子都是6层板，表层对应一个参考平面，所以影响并不很大。
3.这里所说的GND包含了VCC，电源层和地层都可以看为良好的参考面。
4.8层板标准的结构是S-P-S-P-P-S-P-S,如果布线空间不够，可以将中间的一个P层改为信号走线层。
5.多层板的设计需要兼顾成本和信号完整性，根据实际要求不同采取的策略也不同，甚至可能出现没有一个完整的铺铜层的情况，每一层都是信号+铺铜的设计。
6.中文资料相对比较少，你可以在本站搜索到不少，建议先阅读本版的精华区。
7.英文的我在网站首页上已经提供了业内最著名的3本相关书籍，你可以看看，我们正在翻译之中，日后可以供喜欢阅读中文的朋友参考。
8.介绍两本中文书，可以供入门者参考学习
商品名：电磁兼容和印刷电路板——理论、设计和布线  
商品种类：图书
点击数：3
作者：[美]蒙切斯
译者：刘元安
ISBN号：711510674
出版社：人民邮电出版社
版次：2002年12月第1版
印次：2002年12月第1次
页数/字数：228/360000
开本：787x1092 16开
装帧：平装本
中图分类：微电子学、集成电路（IC）(TN4)
原价：￥27元
第二本
商品名：EDA工具应用丛书——印刷电路板（PCB）设计与制作
商品种类：图书
点击数：15
作者：曾峰，候亚宁，曾凡雨编著
ISBN号：750538065
出版社：电子工业出版社
版次：2002年11月第1版
第1次
页数/字数：259/428000
开本：787X1092 16开
装帧：平装本
中图分类：微电子学、集成电路（IC）(TN4)
原价：￥26元

FangYuan

斑竹的意思我理解了（也许并不是真正理解），我在实践中体会吧。

再次谢谢！

forest

斑竹介绍的这两本书太好了，我也正在寻找此类的书，可惜没有见到。
请问斑竹北京何处有卖？谢谢！