刚刚开始用pads,在powerlogic里作封装的时候,我只作了有功能定义的引脚,no connect引脚都没有作处理,都是unused pin,结果在调用的时候提示封装未完成
请问对于这些nc引脚如何处理比较好?并且在生成网表倒入pcb的时候,不会把不同芯片上的nc引脚看作成一个net。
谢谢!
使用道具 举报
是不是要把这些nc引脚做到cae里,在建part type时把这个cae作为一个gate,这样这些引脚就不会被认为是unused pin
然后在画原理图的时候这个gate不被调出来连线就可以了?
本版积分规则 发表回复 回帖后跳转到最后一页
Archiver|小黑屋|手机版|PCB设计论坛|EDA论坛|PCB论坛网 ( 沪ICP备05006956号-1 )
GMT+8, 2024-10-4 05:30 , Processed in 0.139635 second(s), 19 queries .
Powered by Discuz! X3.4
© 2001-2023 Discuz! Team.